Third Party Funds Group - Sub project
Acronym: SFB/TRR 89 InvasIC (B02)
Start date : 01.07.2010
End date : 31.12.2022
Website: http://invasic.informatik.uni-erlangen.de/en/tp_b2_PhIII.php
Micro- and macroarchitectural research to support the hardware-controlled cycle-wise invasion of tightly-coupled processor arrays (TCPAs). The investigations include techniques for enabling (a) fault tolerance (DMR, TMR) through invasion of redundant array regions of processors as well as novel hardware concepts for reaction and recovery from faults, (b) orthogonal instruction processing as a new concept for increasing the code density of the VLIW cores of a TCPA, and (c) methods for fine-granular power management of TCPA regions in trade-off between predictable yet energy-efficient computing as well as in view of dark silicon.
TCPAs erlauben eine zeitlich streng vorhersagbare und gleichzeitig energiesparende Ausfüh-rung paralleler Schleifenprogramme. Da aber Schleifengrenzen oft zur Übersetzerzeit unbekannt sind, werden neue Techniken benötigt zur (a) Selbst-invasion (Bestimmung von Claimgrößen zur Laufzeit), b) Selbstjustierung des Powermanagements sowie (c) zur Selbstauswahl von Redundanz zur Durchsetzung von Latenz- und anderer Vorgaben. Zur Erschließung neuer Anwendungsgebiete, sollen ferner (d) neue Fließpunktprozessoren (FloaTPCAs) mit (e) Instruktionen programmierbarer Latenz (bei approximierten Ergebnissen), entwickelt werden.